## SEMICONDUCTOR NONVOLATILE MEMORY AND FABRICATION THEREOF

Patent number:

JP7106446

**Publication date:** 

1995-04-21

Inventor:

**ONO TAKASHI** 

Applicant:

OKI ELECTRIC IND CO LTD

Classification:

- international:

H01L21/8247; H01L29/788; H01L29/792; G11C16/02;

G11C16/04


- european:

Application number: JP19930249244 19931005

Priority number(s):

### Abstract of JP7106446

PURPOSE:To provide a semiconductor nonvolatile memory, and fabrication method thereof, suitable for high integration in which the gate length can be shortened. CONSTITUTION:In the semiconductor nonvolatile memory having a laminate structure of floating gate and control gate with a select gate being located contiguously thereto, the select gate 23 is formed on a semiconductor substrate 21 through a gate oxide 22. A tunnel oxide 24 thinner than the gate oxide 22, an L-shaped floating gate 25a contiguous to the tunnel oxide 24, and an Lshaped insulation film 26a contiguous to the floating gate 25a are also deposited at least on one side of the select gate 23. A side wall type laminate comprising a substantially square control gate 25a is also provided contiguously to the insulation film 26a thus shortening the first gate length L11 being defined by the floating gate 25a and the control gate 27.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出頭公司番号

特開平7-106446

(43)公開日 平成7年(1995)4月21日

技術表示箇所

29/792 HO1L 29/78

371

G11C 17/00

307 D

審査請求 末請求 請求項の数2 OL (全 5 頁) 最終頁に続く

(21)出頭番号

(22)出國日

特国平5-249244

(71)出版人 000000295

沖電気工業株式会社

東京都港区成ノ門1丁目7番12号

平成5年(1993)10月5日 (72)59

(72) 発明者 小野 騰 東京都港区虎ノ門 1 丁目 7 番12号 沖電気

工業株式会社内


(74)代理人 井理士 清水 守 (外1名)

# (54) 【発明の名称】 半等体不揮発性記憶装置及びその製造方法

#### (57) 【夏約】

【目的】 ゲート長を小さくできる高典額に適した半導体不揮発性配位装置及びその製造力法を提供する。

【構成】 フローティングゲートとコントロールゲートの技局構造を有し、かつ、この技局構造に接してセレクトゲートを有する半導体不揮発性配値装置において、半海体基板21上にゲート酸化膜22を介して形成されるセレクトゲート23と、このセレクトゲート23の少なくとも一方側にゲート酸化膜22より等く形成されるトンネル酸化膜24と、このトンネル酸化膜24に接するトンネル酸化膜24と、このトンネル酸化膜24に接するトンネル酸化膜24と、このアローティングゲート25aに接する私の光板のコントロールゲート25aからなるサイドウォール状の独層膜を設け、フローティングゲート25a及びコントロールゲート25a及びコントロールゲート25a及びコントロールゲート25a及びコントロールゲート25a及びコントロールゲート27によって規定される第1のゲート長しいを縮小する。



## 【特許請求の範囲】

【開水項1】 フローティングゲートとコントロールゲ **ートの技層構造を有し、かつ、該税層構造に接してセレ** クトゲートを有する半導体不揮発性記憶装置において、

- (a) 半導体基板上にゲート酸化膜を介して形成される。 セレクトゲートと、
- (b) 貧セレクトゲートの少なくとも一方側に前記ゲー ト酸化酶より薄く形成されるトンネル酸化酶と、試トン ネル酸化酸に接するL字状のフローティングゲートと、 該フローティングゲートに接するL字状の絶縁膜と、鉄 10 絶録膜に接する略四角形状のコントロールゲートからな るサイドウォール状の検層膜を設け、
- (c) 前記フローティングゲート及び前記コントロール ゲートによって規定される第1のゲート長を縮小するこ とを特徴とする半導体不存発性配位装置。

【謝求項2】 フローティングゲートとコントロールゲ **一トの枝周構造を有し、かつ、鼓枝層構造に接してセレ** クトゲートを有する半導体不揮発性配信装置の製造方法

- (a) 半導体基板上にゲート酸化酸を介してセレクトゲ 20 ートを形成する工程と、
- (b) 前配セレクトゲート形成後、前配ゲート酸化膜よ り薄いトンネル酸化膜を形成する工程と、
- (c) 該トンネル酸化膜上にフローティングゲートとな る不純物をドープした多結晶シリコン層、地段膜、コン トロールゲートとなる不純物をドープした多結品シリコ ン層を順次形成する工程と、
- (d) 具方性エッチングにより前記セレクトゲートの少 なくとも一方側にフローティングゲート、地縁膜、コン トロールゲートよりなる積層膜がサイドウォール状に残。30 るようにエッチングする工程とを第すことを特徴とする 半導体不揮兒性記憶装置の製造方法。

# 【発明の詳細な説明】

# [0001]

【産業上の利用分野】本発明は、電気的に書き換えので さる半導体不揮発性記憶装置 (メモリ) 及びその製造方 法に関するものである。

# [0002]

【従来の技術】従来、このような分野の技術としては、 EPROM CELL WITH A SIDEWAL L SELECT-GATE ON ITS SOUR CE SIDEJ. K. Naruke et al.. IEDM89 pp603」に開示されるような、サイ ドウォール型セレクトゲートを有する半導体不揮発性メ モリは、メモリセル面積の増加を抑えながら、セレクト ゲートを付加することにより、高集役と高性能を同時に 達成しようとするものである。

【0003】 図3はかかる従来の半導体不揮発性メモリ セルの断面図である。図3に示すように、S1単結晶基 50

板11上に極薄のトンネル酸化膿12を介してフローテ ィングゲート13、更に、絶异膜14を介してコントロ ールゲート15を積層状に形成し、前記積層したフロー ティングゲート13、及びコントロールゲート15の一 方側にサイドウォール型のセレクトゲート17を配し、 更に、ドレイン拡散層18、ソース拡散層19を51単 結晶基板11の表面に配するという構造になっている。

【0004】ここで、前記セレクトゲート17は、秣房 したフローティングゲート13及びコントロールゲート 15を形成し、ゲート酸化膜16を形成した後、例え ば、不純物をドーピングした多結晶シリコン膜を500 0 人被用し、異方性エッチングを施すことにより、核陽 したフローティングゲート13、及びコントロールゲー 🗆 ト15の何壁に、サイドウォール状に前記多結晶シリコ ン膜を残すことができ、前配サイドウォール型のセレク トゲート17とすることが可能である。 なお、多結晶シ リコン質の試序が5000人の場合、前紀セレクトゲー ト17のゲート長L。 は0. 4 m型度となる。

#### [0005]

【発明が解決しようとする課題】 しかしながら、上記し た従来の半導体メモリセルにおいては、貧配フローティ ングゲート 1 3 あるいは前配コントロールゲート 1 5 の ゲート長L,は、製造ラインのリソグラフィの限界以下 にはできないので、例えば、0.6μmルールでは0. 6 μmが最小寸法となる。

【0006】他方、前記セレクトゲート17のゲート長 L: は、このセレクトゲート17のトランジスタ(T r) パンチスルー限界まで縮小することが可能であるた め、何えば、0. 4μmとリソグラフィ限界以下とする ことができるが、前記ゲート長し, と前記ゲート長し2 を合計すると1.0ヵmと人きな値となってしまうとい う問題点があった。

[0007] なお、前記セレクトゲート17のゲート長 L』は、前記ゲート酸化膜16の膜厚や前記ソース拡散 届19の模方向拡散。さらには動作電圧等によって決定 ろ値であり、上記の0. 4μmという値は、前記ゲート 酸化膜16の膜厚が250人、前記ソース拡散層19の 深さが約0. 2μmの場合の値である。本発明は、以上 述べた前配ゲート長し、とし、の和が大きいという同題 例えば、『「A NEW FLASH-ERASE E 40 点を除去するため、ゲート長(L1 とL2 の和)を小さ くできる高泉積に適した半導体不揮発性記憶装置及びそ の製造方法を提供することを目的とする。

#### [8000]

【微麗を解決するための手段】 本発明は、上記目的を建 成するために、フローティングゲートとコントロールゲ ートの核層構造を有し、かつ、試検層構造に接してセレ クトゲートを有する半導体不揮発性配包装置において、 半海体基板上にゲート酸化膜を介して形成されるセレク トゲートと、このセレクトゲートの少なくとも一方何に 前記ゲート酸化原より薄く形成されるトンネル酸化膜

と、このトンネル酸化製に接するL字状のフローティン グゲートと、このフローティングゲートに抜する1.字状 の絶縁膜と、該絶縁膜に接する略四角形状のコントロー ルゲートからなるサイドウォール状の秩屈膜を設け、前 記フローティングゲート及び前記コントロールゲートに よって規定される第1のゲート長を増小するようにした ものである。

【0009】また、フローティングゲートとコントロー ルゲートの独層視光を有し、かつ、鉄稜層構造に接して セレクトゲートを有する半導体不揮発性記憶装置の製造 30 方法において、半導体基板上にゲート酸化酸を介してセ レクトゲートを形成する工程と、はセレクトゲート形成 後、前記ゲート世化膜より薄いトンネル酸化膜を形成す る工程と、試トンネル酸化膜上にフローティングゲート となる不純物をドープした多結晶シリコン層、絶縁瞑、 コントロールゲートとなる不純物をドープした多結晶シ リコン層を順次形成する工程と、異方性エッチングによ り前記セレクトゲートの少なくとも一方側にフローティ ングゲート、絶辞膜、コントロールゲートよりなる積層 とを施すようにしたものである。

#### [0010]

【作用】本兇明によれば、上記したように構成したの で、前記セレクトゲートの一方側に前記フローティング ゲート及び前記コントロールゲートを、リソグラフィ限 界以下の前記ゲート長しいとする。すなわち、ゲート長 しいを従来によるリソグラフィ限界、例えば0. 6 д ш に比べて、O. 3 m m 近 倍まで縮小することができる。

【0011】したがって、半導体不揮発性記憶装置の高 集積化を図ることができる。

#### [0012]

【実施例】以下、本発明の実施例について図面を参照し ながら詳細に説明する。図1は本発明の実施例を示す半 導体不得発性配象装置の製造工程斯面図である。

(1) まず、図1 (a) に示すように、S 1 単結晶基板 21に、鉱動領域を確定するようにLOCOS法等によ り、フィールド酸化酸を選択的に形成する(図示な し)。その後、ゲート融化賞22を250人、SI単結 **温基板21上に形成し、次いで、不鈍物をドープした単** 結晶シリコン層を例えば5000人堆積し、リソグラフ 40 ィ及びエッチングによりセレクトゲート23を形成す

【0013】 (2) 次いで、図1 (b) に示すように、 トンネル酸化酸24、フローティングゲートとなる不満 物をドープした多結晶シリコン層25、絶縁膜26、コ ントロールゲートとなる不純物をドープした多額基シリ コン用27を順次形成する。

(3) 統いて、図1 (c) に示すように、具方性エッチ ングにより、前配セレクトゲート23の何方にフローチ ィングゲート25a、前記絶録鏡26a、コントロール 50 記トンネル酸化酸よりも厚いために、前記フローティン

ゲート27aよりなる独層膜がサイドウォール状に残る ようにエッチング処理する。

【0014】この時、前記サイドウォール積層膜の幅、 すなわち、ゲート長L;は、フローティングゲート25 aとなる多額品シリコン層2.5、前記絶益膜2.6、前記 コントロールゲート27aとなる多結品シリコン暦27 の、それぞれの食序によって制御することができる。何 えば、フローティングゲート25aとなる多結品シリコ ン層25の膜序を1000点、前記絶縁膜26を200 A、首記コントロールゲート27aとなる多結品シリコ ン層27の競声を3000Åとすることで、前記ゲート 長111が、約0.3μ皿となる前記サイドウォール積層 膜を形成することができる。

【0015】 しかる後、図1 (d) に示すように、前記 セレクトゲート23の一方便の前記サイドウォール積層 膜をレジストで被覆し、他方側の前記サイドウォール積 **層膜を除去し、ドレイン拡散層28、ソース拡散層29** を形成する。なお、前配サイドウォール積層膜を形成す る異方性エッチングとして、前記多結晶シリコン膜のエ 膜がサイドウォール状に残るようにエッチングする工程 20 ッチングには、C1系ガスあるいはBr系ガスを用い、 前記絶縁膜が酸化膜を含む膜である場合、F系ガスを用 いたプラズマエッチングが好道である。

【0016】また、上記実施例では、前記セレクトゲー ト23の一方側のサイドウォール積層資を除去したが、 これを除去せずに残し、さらなるゲート電便として使用 しても差し支えない。この時、前記ソース拡散層29の 形成を、前配フローティングゲート25aとなる多結晶 シリコン層25の堆積の前に行い、前記セレクトゲート 23と前記ソース拡散層29をオーバーラップするよう に、つまり、実効ゲート長(前記ドレイン拡散層28と 30 前記ソース拡散層29の同隔) を、前記一方側の前記サ イドウォール税用膜を除去する場合と同等にすることが 可能である。

【0017】このように、セレクトゲートを形成した後 に、フローティングゲート、絶縁棋、コントロールゲー トよりなる積層膜を、セレクトゲートの一方側にサイド ウォール状に具方性エッチングにより形成するようにし たので、前記サイドウォール復居数のゲート長しいを、 従来によるリソグラフィ限界、例えば O. 6μmに比べ て0、3μmとすることができる。

【0018】 ここで、セレクトゲート長しいは、リソグ ラフィによるゲートの場合は(更に発細パターンを形成 する手段を用いた場合はこの限りにあらずり、 リソグラ フィ限界のため、従来法の0. 4μmから0. 6μmへ と大くなるが、セレクトゲート長し」ことし」の和は、 1. 0μmから0. 9μmと従来法に比べかさくするこ とが可能である。

【0019】その理由は、セレクトゲート23のゲート 強化膜22は、通常、資配フローティングゲート下の資 グゲート部分の方が、前記セレクトゲート部分よりもパンチスルー限界となるゲート長11を短くできることによる(図2多期)。ここで、図2はトランジスタ回儀のゲート長依存特性図であり、紋軸に回艦(V)、核軸にゲート長(μm)を示し、〇印はセレクトゲートトランジスタを、△印はフローティングゲート(電圧の印加なしの場合)及びコントロールゲート積層トランジスタを示している。

[0020] この図から明らかなように、ここでは、フローティングゲート及びコントロールゲート独層トラン 10 ジスタのゲート長は0.3 μ m 近傍まで縮小することができる。また、フローティングゲート部のトランジスタがパンチスルーしてはならない場合(カットオフしなければならない場合)には、電子が、前記フローティングゲートに書積されているというメモリ動作を行うことになる。この場合、前記書積された電子が、パンチスルーを押止する方向に働くので、本発明による前記サイドウォール視層膜のゲート長Liiを、前配0.3 μ m から、例えば0.25 μ m と更に超くすることも可能となる。

【0021】なお、本免明は上記実施例に限定されるものではなく、本発明の理旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

#### [0022]

【兒明の効果】以上、詳細に設明したように、本兒明に よれば、セレクトゲートを形成した後に、フローティン グゲート、絶縁感、コントロールゲートよりなる積層膜を前記セレクトゲートの一方側にサイドウォール状に異方性エッチングにより形成するようにしたので、このサイドウォール積層膜のゲート長Liiを、従来によるリソグラフィ限界、例えば0、6μmに比べて、0.3μm 近傍まで略小することができる。

【0023】したがって、半導体不揮発性配位装置の高 集積化を図ることができる。

#### 【図面の簡単な説明】

【図1】本発明の実施例を示す半導体不揮発性記憶装置 の製造工程斯面図である。


【図2】トランジスタ関値のゲート長依存特性を示す図である。

【図3】従来の半導体不揮発性メモリセルの断面図である。


#### 【符号の説明】

- 21 S1単結品基板
- 22 ゲート酸化膜
- 23 セレクトゲート
- 24 トンネル性化酶
- 25, 27 不純物をドープした多結晶シリコン層
- 25a フローティングゲート
- 26, 26a 総設議
- 27a コントロールゲート
- 28 ドレイン拡散層
- .29 ソース拡散層


【図2】



[12]



# [201]



フロントページの紋き

(51) Int. Cl. \* G 1 1 C 16/02 16/04

技術表示舊所